一种高压高效率低纹波Buck转换器设计 (A High-Voltage And High-Efficiency Low-Ripple Buck Converter Design)

论文核心亮点与芯片定位

• 行业学术地位：本文为西安电子科技大学（Xidian University）集成电路学部刘帘曦教授团队与微电子行业企业导师合作完成的硕士学位论文（作者：徐嘉希，2024 年 6 月）。论文瞄准现代高可靠性物联网装备、战场微型传感节点及车载工业供电系统对超宽输入电压范围（7 V ~ 60 V）、全负载范围高效率、超低输出电压纹波（< 0.5%）、近 100% 满占空比低压差（Low-Dropout）可靠运行的严苛复合需求，基于 0.18-µm BCD CMOS 工艺设计了一款集成了丰富保护机制的高压单片降压型 DC-DC 变换器。
• 五大核心技术创新突破：
  1. 误差放大器双向刚性钳位与续流保护支路的双模式平滑切换技术（PWM / PSM Dual-Mode Control）：打破传统单一 PWM 模式轻载效率断崖式下跌或 Burst Mode 输出电容深度放电引发数百毫伏巨大纹波的弊端。在跨导误差放大器（EA）输出端引入 $600\,\text{mV}$ 最小钳位电平与 $2.25\,\text{V}$ 最大钳位电平。重载下工作于固定频率峰值电流模 PWM，轻载下输出电压轻微爬升使 $V_E$ 下拉至 $600\,\text{mV}$ 刚性钳位，自适应触发脉冲跳步调制（Pulse Skipping Modulation, PSM）。配合创新设计的误差放大器输出续流旁路晶体管（$M_{NN1}, M_{NN2}$），彻底消除了运放差分对关断导致的节点硬拉地畸变，实测稳态输出纹波在全载范围内仅为 $0.4\%$（约 $20\,\text{mV}$），峰值转换效率高达 $95.2\%$。
  2. 高耐压 P-LDMOS 电平转换与迟滞检测的近满占空比低压差操作模式（Low-Dropout Mode & Bootstrap Refresh）：在高压自举 Buck 中，当输入电压跌落逼近输出（$V_{IN} \to V_{OUT}$）时，系统需要近 100% 占空比运行，传统架构因低边管无导通时间导致自举电容 $C_{BOOT}$ 漏电欠压，引发高边驱动失效。本文利用高耐压 P-LDMOS 将浮动的 $(V_{BOOT} - V_{SW})$ 差分电压精准转换为对地电流信号，配合 $230\,\text{mV}$ 迟滞窗口比较器进行监控。当自举差模电压跌破 $2.20\,\text{V}$ 时，强行强制关断高边管并开启低边管进行连续 3 周期自举电荷泵补电，充至 $2.53\,\text{V}$ 以上恢复满占空比导通。实现了 $99\%$ 的极限占空比，输入 $7\,\text{V}$ 时稳定输出高达 $6.2\,\text{V} \sim 6.39\,\text{V}$，无需级联 Buck-Boost 即可支持超低压差运行！
  3. 单引脚自适应复用可编程频率控制与宽带锁相环（Single-Pin Resistor Programmable / PLL Sync）：针对系统抗 EMI 干扰与滤波元件尺寸优化的需求，仅通过单个外接引脚（RT/CLK）实现双模式复用：引脚接电阻接地时，内部低压差 LDO 将引脚钳位在 $500\,\text{mV}$ 低阻态，将电阻电流映射为压控振荡器充放电偏置，实现 $100\,\text{kHz} \sim 1.2\,\text{MHz}$ 连续可调；当引脚输入幅度 $>2\,\text{V}$ 的外部时钟时，模式选择电路翻转使引脚呈高阻态，自动接入鉴频鉴相器（PFD）、电荷泵与片内无源滤波环路，完成锁相环（PLL）宽频带时钟跟踪锁定。
  4. 四级自适应短路与重载频率折返保护电路（4-Stage Frequency Foldback）：针对高压超小占空比工况下输出对地短路引发的电感电流去磁时间不足与逐周期限流失效危机，设计了四级频率折返网络。实时监测反馈电压 $V_{FB}$，在 $600\,\text{mV}$、$400\,\text{mV}$、$200\,\text{mV}$ 阈值阶梯触发分频器，将开关频率依次降为标称值的 $1/2$、$1/4$ 直至 $1/8$。开关周期展宽 8 倍为电感释放磁通提供了充裕时间，在 $60\,\text{V}$ 极端高压短路下将电感瞬态峰值电流牢牢钉死在 $7.5\,\text{A}$ 安全红线以内！
  5. 深 N 阱寄生漏电流主动消除的高温垂直 NPN 带隙基准源：针对 BCD 工艺高压隔离深 N 阱（DNW）反偏二极管在高温下向衬底注入漏电流破坏基准温度系数的隐患，引入 $N-1 = 7$ 只与基准管面积匹配的反偏补偿 Dummy BJT，在 $-40^\circ\text{C} \sim 150^\circ\text{C}$ 全温区实现深 N 阱漏电流的主动抵消与近零温漂。
• 芯片电气指标速记：$0.18\,\mu\text{m}$ BCD 工艺 | $V_{IN} = 7\,\text{V} \sim 60\,\text{V}$ | $V_{OUT} = 5\,\text{V}$ | $I_{OUT} = 0 \sim 4\,\text{A}$ (峰值 $5\,\text{A}$) | $f_{SW} = 100\,\text{kHz} \sim 1.2\,\text{MHz}$ | 峰值效率 95.2% | 纹波 0.4% | FoM 19.74 pF | 版图面积 4.16 mm²。

1. 芯片电气性能与设计指标 (Specs Table)

降压型转换器外围应用电路与三型补偿仿真原理图 (Fig. 4.2)	高压高效率低纹波降压型转换器总体框图 (Fig. 3.1)
图 1：降压转换器整体仿真外围应用原理图（展示 BOOT、SW、VIN、EN、RT、COMP、FB 关键引脚与外围无源网络配置）	图 2：高压高效率低纹波降压转换器内部芯片级总体架构框图（集成电压域产生、软启动、锁相环、频率折返、双模式钳位与保护逻辑）

2. 研究背景与设计痛点 (Motivation & Bottlenecks)

2.1 现代高压宽输入降压转换器的工程瓶颈

在现代工业物联网传感器节点、野外无人监测装置以及单兵便携电子设备中，供电输入往往直接挂载于宽范围非稳态直流母线（如车载 $12\,\text{V}/24\,\text{V}/48\,\text{V}$ 蓄电池、野外太阳能电磁能量收集总线等）。这类应用对 DC-DC Buck 降压芯片提出了极其严苛的物理指标约束：

1. 轻载效率与输出电压纹波的难以调和性：
   • 传统的定频脉宽调制（PWM）在重载下表现优异，但在数毫安级的待机或休眠状态下，功率管栅极充放电损耗（$P_{DRIVE} = f_{SW} C_{GATE} V_{IN}^2$）与高压交叠损耗（$P_{SW} = f_{SW} V_{IN} I_{OUT} t_{cross}$）恒定不变，导致整机效率暴跌至 $30\% \sim 50\%$；
   • 业界常用的间歇突发模式（Burst Mode）或纯变频脉冲频率调制（PFM）虽然能通过长达数毫秒的深睡眠降低平均开关损耗，但在此期间输出电容仅靠自身电荷维持负载供给，输出电压呈现大幅度阶梯跌落与充放电波动，纹波往往高达数百毫伏（$> 5\% \sim 10\% V_{OUT}$），极易引起后端射频收发芯片与高精度 ADC 的信噪比严重恶化。
2. 高压自举浮动供电与低压差（Low-Dropout）运行的死锁矛盾：
   • 为降低芯片面积并利用电子的高迁移率特性，高边开关管普遍采用 N 沟道 LDMOS。驱动高边 N-LDMOS 的栅极必须建立高于开关节点 $V_{SW}$ 一个内部低压轨（$V_{DDL} \approx 5\,\text{V}$）的浮动电平 $V_{BOOT}$，该电平依赖于外接自举电容 $C_{BOOT}$；
   • 在正常 Buck 拓扑中，$C_{BOOT}$ 仅在低边续流管导通、$V_{SW}$ 拉低至接近地电平的极短时间内，通过内部电源轨注入电荷完成再充电；
   • 当电池电量耗尽或输入电压跌落至接近目标输出时（例如 $V_{IN} \to 5.5\,\text{V} \sim 6.0\,\text{V}, V_{OUT} = 5.0\,\text{V}$），转换器必须以逼近 $100\%$ 的占空比工作。高边管长时常开，低边管关断时间趋近于零，$C_{BOOT}$ 无法获得补电通路并随漏电流放电。一旦 $(V_{BOOT} - V_{SW})$ 跌破临界阈值，高边管栅极电压跌落退出深线性区，甚至引发严重的自激振荡和电压尖峰烧毁功率管。
3. 高压极小占空比工况下的输出短路电流失控风险：
   • 在高输入电压下（如 $V_{IN} = 60\,\text{V}$），稳态导通时间本就极短（数十纳秒）。当负载发生对地短路故障（$V_{OUT} \to 0\,\text{V}$）时，电感电流去磁电位差仅为外部肖特基管的正向导通压降 $V_F \approx 0.5\,\text{V}$，电流下降斜率 $S_f = V_F / L$ 极其微弱；
   • 由于芯片内部 PWM 比较器响应与驱动存在硬性的最小导通时间（Minimum On-Time, $T_{ON,min}$），每个开关周期向电感注入的伏秒积远大于续流关断期间释放的伏秒积，传统的逐周期峰值电流限流机制彻底瘫痪，电感电流逐级累加形成电感饱和与热击穿灾难。

2.2 本文核心切入动机

原文动机论述 (Verbatim Quote) "针对高效率、宽输入范围、高可靠性的电源芯片研发需求，本文对降压型转换器进行研究，设计了一款高压高效率低纹波Buck 转换器... 首先，为了提升转换器转换效率，本设计采用高效率低纹波双模式控制。在重载采用PWM 控制而在轻载下采用PSM 控制，规避了单一模式的局限性。第二，通过误差放大器输出端进行最小钳位来控制模式切换，并同时采用最大钳位限制实现电感电流限流和抑制输出电压纹波。第三，本文采用低压差操作模式。支持低输入输出电压差工作，避免了因自举电容欠压导致的输出异常。第四，本设计采用了可编程频率调制控制，可通过改变外接电阻阻值或通过同步外接时钟控制来实现宽范围开关频率调制；同时配合频率折返功能，在过载或短路时有效降低频率，增加电感电流下降时间，避免电感电流超过设定值。"

【核心要义解读】：作者在此全面提炼了该芯片立足工业量产的四大系统级创新锚点。本文摒弃了牺牲纹波换取轻载效率的传统 Burst 思维，通过创新的“误差放大器双向刚性钳位 + 续流旁路”实现 PWM 与 PSM 模式的平滑微扰切换；并针对高压自举欠压与高压短路两大极端失效机理，从控制拓扑底层给出了兼具近 100% 满占空比能力与四级频率折返抑制的完备解决方案。

不同工作模式在宽负载范围内的转换效率演变对比 (Fig. 3.3)
图 3：转换器在 PWM 与 PFM/PSM 模式下的理论效率曲线演化（清晰揭示了重载下 PWM 导通损耗占优，轻载下 PSM 开关损耗骤降从而维持全载高效的物理本质）

3. 系统拓扑与双模式控制架构 (System Topology & Dual-Mode PWM/PSM Control)

3.1 总体架构与功率级拓扑

芯片采用带有外接续流肖特基二极管的高压非同步/同步 Buck 拓扑结构。芯片总体系统框图如图 2 所示，主要核心子系统包括：

• 功率开关与驱动级：高耐压 N 沟道 LDMOS 高边开关管（$HMN$）与同步控制驱动逻辑；外接高压超快恢复肖特基二极管（Catch Diode, $V_F \approx 0.5\,\text{V}$）并联于低侧，以杜绝死区时间引起的开关节点负压过冲；
• 控制与调制环路：基于峰值电流模控制（PCMC），包含跨导型误差放大器（EA）、带有双向最大/最小钳位功能的输出级网络、片上求和斜坡补偿发生器与高速 PWM 比较器；
• 双模式平滑切换逻辑：以误差放大器输出电压 $V_E$ 是否触碰低电平钳位阈值（$600\,\text{mV}$）作为硬件物理判据，实现由重载定频 PWM 模式向轻载跳脉冲调制（Pulse Skipping Modulation, PSM）模式的无缝平滑跨越；
• 自举浮动电源与低压差监测：连接于 $V_{BOOT}$ 与 $V_{SW}$ 之间的外围自举电容 $C_{BOOT} = 0.1\,\mu\text{F}$，配合片内高耐压 P-LDMOS 构成的自举电压浮动欠压锁定检测电路（BOOT UVLO）；
• 自适应单引脚可编程时钟发生器：包含工作模式选择逻辑、鉴频鉴相器（PFD）、电荷泵（CP）、压控振荡器（VCO）以及四级频率折返数字分频链；
• 片内辅助电源与安全保护网络：具有深 N 阱漏电补偿的精密带隙基准源（Bandgap）、迟滞过温保护电路（OTP, $155^\circ\text{C} / 144^\circ\text{C}$）、带有精密迟滞注流的可调输入欠压锁存使能电路（UVLO/EN）、软启动单元（Soft-Start）以及由齐纳二极管钳位与交叉耦合电荷泵构成的多电压域发生电路（产生 $V_{DD1} \approx 4.3\,\text{V}$ 与 $V_{DDL} \approx 5.0\,\text{V}$ 内部工作电平）。

3.2 误差放大器双向高低钳位技术与续流支路 (Min/Max Clamp & Freewheeling)

在常规峰值电流模转换器中，误差放大器的输出信号 $V_E$ 直接与电感电流采样叠加斜坡信号进行比较。在轻载工况下，输出电压 $V_{OUT}$ 略高于目标值，负反馈迫使误差放大器两端差模输入扩大，若无物理限制，高增益运放会将输出节点 $V_E$ 深度拉低至接近地电平（$0\,\text{V}$）。当负载突增时，运放必须花费数百微秒将内部节点从深截止区充回阈值，造成严重的瞬态响应延迟与巨大的输出电压跌落。

带有最大和最小钳位功能的误差放大器输出级电路结构 (Fig. 3.6)	误差放大器输出续流保护支路结构示意图 (Fig. 3.7)
图 4：带有最大和最小钳位功能的误差放大器电路原理图（展示由 $MN_3, MN_4, MN_8$ 构成的下限钳位与 PSM 检测，及 $MN_6, MN_7$ 构成的过流上限钳位）	图 5：误差放大器输出续流旁路工作机理图（展示 $M_{NN1}, M_{NN2}$ 提供的非零偏置泄放通道，确保钳位电平的刚性与线性度）

1. 最小电压钳位（$V_{E,min} = 600\, ext{mV}$）与 PSM 信号生成机理

如图 4 所示，作者在误差放大器输出节点 $V_E$ 后级创新性地设计了由 $MN_1 \sim MN_5$、多晶硅电阻 $R_1 \sim R_2$ 构成的折叠式钳位电路：

• 偏置支路中，$MN_4$ 与 $MN_3$ 工作在饱和区，电流源提供基准参考电流 $I_2 = 1.8\,\mu\text{A}$，电阻 $R_1 = 165.6\,\text{k}\Omega$；
• 节点 $V_3$ 的基准电位被精确设定为：
  $$V_3 = 2 \times I_2 \cdot R_1 = 2 \times 1.8\,\mu\text{A} \times 165.6\,\text{k}\Omega \approx 600\,\text{mV} \tag{3-10}$$
• 当负载变轻导致反馈电压 $V_{FB}$ 上升时，$V_E$ 随之下跌。当 $V_E$ 跌落至逼近 $V_3$ 时，$MN_3$ 的源极跟随器结构强制将 $V_E$ 钳制在固定电平：
  $$V_{E,min} = 600\,\text{mV}$$
  即使 $V_{FB}$ 进一步超调上升，$V_E$ 也不会被进一步拉低至地；
• 与此同时，由于 $MN_3$ 源极电位维持在 $V_{E,min}$，随着栅极驱动的变化，$MN_3$ 退出饱和区进入深线性区，其漏端电位 $V_2$ 被迅速下拉，经过整形反相门输出低电平判断信号 $V_X$（即跳脉冲使能信号 $PS\_CTRL = 0$）。

2. 误差放大器输出续流保护支路（Freewheeling Subcircuit, Fig. 3.7）

常规跨导放大器在单侧差分对完全关断时，输出级上拉或下拉支路电流会降为零，导致输出节点呈现高阻悬空态，使得外加的钳位电路因缺乏通路电流而失去刚性钳位能力。

• 本文在输出级巧妙引入了续流晶体管 $M_{NN1}$ 与 $M_{NN2}$（见图 5）：
  • 当 $V_{FB} > V_{REF}$（误差放大器要求深度下拉）时，主下拉 NMOS 管电流远大于 PMOS 镜像电流，$M_{NN1}$ 立即形成辅助分流通路，源源不断地从内部电源向 NMOS 注入多余电流；
  • 使得误差放大器输出节点 $V_E$ 始终被刚性约束在 $600\,\text{mV}$ 钳位值上，而不会由于管子断流被强行拉至绝对零伏地电位！

3. 最大电压钳位（$V_{E,max} = 2.25\, ext{V}$）与逐周期限流保护

• 同样，在转换器面临过载、启动或输出对地短路时，$V_{OUT}$ 暴跌导致 $V_{FB}$ 远低于基准，$V_E$ 疯狂上冲；
• 如图 4 所示，由管子 $MN_6$ 与 $MN_7$ 组成上限钳位通路，当 $V_E$ 上升至其栅源开启阈值时，多余电荷被旁路泄放，将 $V_E$ 死死卡在最高幅值：
  $$V_{E,max} = 2.25\,\text{V}$$
• 这一刚性上限直接钳制了峰值电流模比较器的门槛基准，从而将电感电流的稳态峰值牢固限制在安全红线以下。

3.3 双模式平滑无缝切换逻辑 (PWM for Heavy Load, PSM for Light Load)

双模式切换与系统级保护逻辑控制架构框图 (Fig. 3.8)
图 6：降压转换器双模式与全保护控制逻辑门电路（集成自举欠压锁存 BOOT UVLO、过温 OTP、输出过压 OVP、软启动 SSDN 与跳脉冲 PS_CTRL 控制信号）

如图 6 所示，双模式控制逻辑以一个边沿触发的 D 触发器作为时钟脉冲派发中枢：

1. 重载 PWM 稳态：
   • 误差放大器输出 $V_E > 600\,\text{mV}$，$PS\_CTRL$ 保持为高电平；
   • 保护信号（$BOOT\_UVLO, OTP, OVP, ENV$）在正常运行时全为高电平，四输入与非门输出低电平，D 触发器的异步重置端（Reset）保持为无效电平；
   • 每个时钟周期上升沿到来时，D 触发器正常置位输出高电平，通过驱动链路开启高边功率管 $HMN$；随后电感电流上升并叠加上斜坡信号，当采样电压触碰 $V_E$ 时，PWM 比较器翻转触发关断，表现出标准的高精度固定频率 PWM 特性。
2. 轻载 PSM 脉冲跳步态：
   • 当负载减轻使得 $V_E$ 触碰到 $600\,\text{mV}$ 最小钳位阈值时，$PS\_CTRL$ 跳变为低电平；
   • 经过与非门逻辑后，在下一个时钟脉冲到来时强行将 D 触发器的输入数据拉低；
   • 高边功率管在接下来的一个或多个开关周期内被完全禁止开启（Pulse Skipping），电感电流降至零并由输出电容提供微弱负载；
   • 直至负载消耗使输出电压微量下沉、$V_E$ 脱离 $600\,\text{mV}$ 钳位值上升时，$PS\_CTRL$ 自动恢复为高，功率管在紧接着的下一个时钟脉冲重新点火。
   • 该机制避免了输出电容的深放电，将轻载电压纹波极致压制在 $0.4\%$ 以内。

3.4 峰值电流模环路稳定性与 Type-II/III 补偿网络设计

系统小信号闭环传递函数 $T(s)$ 由被控功率级对象 $G(s)$ 与误差放大器反馈补偿网络 $H(s)$ 级联而成：

1. 被控功率级小信号等效模型

峰值电流模控制将被控功率级等效为一个受控电流源注入输出滤波网络（见论文式 2-27）：

• 主极点位于低频：$\omega_p \approx \frac{1}{R_L C_L}$，随着负载电流的增大（$R_L$ 减小）向高频动态漂移；
• 输出多层陶瓷电容（MLCC）引入的等效串联电阻零点：$\omega_z = \frac{1}{R_{ESR} C_L}$。由于现代贴片陶瓷电容的 $R_{ESR}$ 极低（毫欧级），$\omega_z$ 处于兆赫兹以上的高频段，可视为超高频零点。

2. 反馈补偿网络设计与零极点配置 (Fig. 4.2 / Fig. 2.15)

为实现宽温区与全负载范围内的足够相位裕度（$\text{PM} > 60^\circ$），在跨导放大器输出端外接由电阻 $R_1$ 与电容 $C_2, C_3$ 构成的二阶/三阶补偿网络（见图 1 应用原理图中的 COMP 引脚网络）：

4. 晶体管级关键子电路创新 (Transistor-Level Subcircuits & Innovations)

4.1 99% 近满占空比低压差操作与自举电容强制刷新电路 (Low-Dropout Operation)

自举供电网络在开关周期中的工作机理 (Fig. 3.9)	低压差工况下各节点时序演进波形 (Fig. 3.10)
图 7：自举电路电荷充放示意图（(a) 高边管关断时，低边管提供地回路，$C_{BOOT}$ 被充电至 $V_{DDL}-V_D+V_F$；(b) 高边管导通时，浮动电平被泵升至 $V_{IN}+V_B$）	图 8：低压差操作时关键节点波形（揭示 $99\%$ 近满占空比下 $V_{BOOT}$ 随电荷流失缓慢下降，触碰欠压门限时强制开启低边管补电的时序逻辑）

1. 自举电容电荷动态平衡与低压差失效机理

自举电容 $C_{BOOT}$ 连接于浮动高压轨 $V_{BOOT}$ 与开关节点 $V_{SW}$ 之间：

• 正常工作相：如图 7(a) 所示，在高边管关断续流期间，$V_{SW}$ 节点被外部肖特基二极管钳位在地电位以下（$-V_F \approx -0.5\,\text{V}$），片内内部低压电源 $V_{DDL}$ 经由内部二极管 $D_1$ 向 $C_{BOOT}$ 注流充电，两端建立的自举电压差为：
  $$V_B = V_{BOOT} - V_{SW} = V_{DDL} - V_D + V_F \approx 5\,\text{V}$$
• 高边导通相：如图 7(b) 所示，当高边管导通时，$V_{SW}$ 跃升至输入高压 $V_{IN}$，自举节点随之被浮动泵升至 $(V_{IN} + V_B)$，为高边 LDMOS 栅极驱动器提供充足的过驱动电压；
• 低压差失效危机：当输入电压与输出电压极其接近时（$V_{IN} \to V_{OUT}$），稳态占空比理论上趋近于 1（$D = V_{OUT}/V_{IN} \to 100\%$）。高边管长达数十至数百微秒持续常开，低边管完全没有开通机会。驱动器内部漏电和栅极静态电流使得 $C_{BOOT}$ 两端电压持续耗散。一旦 $V_B$ 跌落至不足以维持 LDMOS 导通的阈值，功率管将从深线性区退入饱和放大区，导通内阻急剧飙升引起瞬态巨大热功耗，甚至因驱动电平崩溃造成转换器完全失锁死机！

基于高耐压 P-LDMOS 与迟滞比较器的低压差监测与刷新电路 (Fig. 3.11)
图 9：低压差监测与自举电容刷新控制电路图（利用高耐压 P-LDMOS $M_{P1}$ 将浮动差模信号转换至地电位域，配合内部正反馈迟滞网络产生 $BOOT\_UVLO$ 信号）

2. 高耐压 P-LDMOS 电平转换与迟滞刷新电路原理

为在不承受高压应力的前提下实时监测浮动节点 $V_{BOOT}$ 与 $V_{SW}$ 之间的微小差模电压，作者设计了如图 9 所示的低压差控制电路：

1. 浮动电平向对地电位精准映射：
   • 采用一只高耐压 P 沟道 LDMOS 晶体管 $LDMP_1$ 跨接在浮动供电域；
   • 将 $(V_{BOOT} - V_{SW})$ 的浮动电压差转换为通过 $LDMP_1$ 沟道的电流信号，电流流经接地精密取样电阻 $R_4$，在低压域产生对地监测电压 $V_{B-UVLO}$；
2. 230 mV 精密迟滞窗口与刷新判定：
   • 取样电压 $V_{B-UVLO}$ 与片内精密带隙基准分压电平 $V_{REF3}$ 进行比较；
   • 比较器后级配置由反相门与 MOS 开关构成的正反馈迟滞环路，设定了高达 $230\,\text{mV}$ 的安全迟滞窗口；
   • 欠压触发点：当 $(V_{BOOT} - V_{SW}) < 2.20\,\text{V}$ 时，比较器判定自举轨严重欠压，输出低电平故障锁存信号 $BOOT\_UVLO = 0$；
   • 强制电荷泵补电：控制逻辑强行封锁高边管驱动信号，强制开通低边管（见图 8 波形），将开关节点 $V_{SW}$ 拉低至地，迫使内部电源 $V_{DDL}$ 全力向 $C_{BOOT}$ 进行大电流充电；
   • 恢复正常工作：在连续经历约 3 个开关周期的充电后，$(V_{BOOT} - V_{SW})$ 恢复上升至 $2.53\,\text{V}$ 以上，比较器翻转解除欠压锁存，高边管重新恢复近 100% 满占空比导通。
3. 低压差输出极限数学推导： 在某一目标输出电压下，系统允许的最低输入工作电压为（见论文式 4-6）：
   $$V_{IN(min)} = \frac{V_{OUT} + V_F + I_{OUT(max)} \cdot R_{dc}}{D_{(max)}} + I_{OUT(max)} \cdot R_{DS(on)} - V_F$$
   代入实测芯片设计参数：$D_{(max)} = 99\%$, $V_F = 0.5\,\text{V}$, 高边管导通内阻 $R_{DS(on)} = 0.12\,\Omega$, 电感直流寄生电阻 $R_{dc} = 0.0113\,\Omega$：
   • 当设定标称输出 $V_{OUT} = 5.0\,\text{V}$ 时，理论计算得到最低输入电压仅为 $V_{IN(min)} = 5.71\,\text{V}$；
   • 当输入固定为 $V_{IN} = 7.0\,\text{V}$ 时，转换器最大可维持输出电压高达 $V_{OUT(max)} = 6.39\,\text{V}$！芯片无需集成复杂的四开关 Buck-Boost 拓扑即可实现超低压差平稳直通运行。

4.2 单引脚自适应复用可编程频率控制与锁相环电路 (Single-Pin Programmable / PLL Sync)

可编程频率控制架构总体设计框图 (Fig. 3.12)	自适应双模式复用时钟端口网络 (Fig. 3.13)
图 10：可编程频率控制系统框图（集成鉴频鉴相器 PFD、电荷泵、压控振荡器 VCO 与工作模式智能选择单元）	图 11：单引脚工作模式自适应选择电路原理图（通过精密检测 CLK 引脚电压状态，自动在电阻 LDO 模式与锁相环高阻模式间切换）

为兼顾工业场景中通过单电阻调节频率的简便性，与多片级联系统中消除拍频干扰的外部时钟同步需求，本芯片创新实现了仅通过单个外部物理引脚（RT/CLK）实现电阻设定与时钟锁相双功能的智能复用：

1. 外接电阻可编程频率工作模式 (External Resistor Mode)

• 如图 11 所示，当外部在 CLK 引脚对地接入设定电阻 $R_T$ 时，端口电压无法达到片内施密特触发器的翻转阈值；
• 模式选择逻辑判定为电阻设定模式，控制信号 $V_X = 0, V_Y = 1$。运放构成低压差线性稳压器（LDO）闭环，将 CLK 引脚电位精密钳制在 $500\,\text{mV}$ 基准电压上；
• 此时 CLK 引脚呈现低阻抗输出特性，流过核心控制管 $M_{P1}$ 的电流与外接电阻阻值严格成反比：
  $$I_{RT} = \frac{500\,\text{mV}}{R_T}$$
• 该电流经由片内高线性度电流镜按比例镜像复制后，直接充当压控振荡器（VCO）的积分充放电基准电流 $I_{B1}$，实现开关频率在 $100\,\text{kHz} \sim 1.2\,\text{MHz}$ 范围内的连续平滑可编程。

2. 外接时钟同步锁相环工作模式 (External Clock PLL Sync Mode)

• 当用户向 CLK 引脚输入幅度大于 $2.0\,\text{V}$、脉宽大于 $80\,\text{ns}$ 的外部同步方波时，施密特触发器检测到脉冲跳变，逻辑控制信号迅速翻转为 $V_X = 1, V_Y = 0$；
• 模式选择电路自动切断内部 LDO 驱动回路，CLK 引脚瞬间转变为纯高阻输入状态；
• 外部时钟信号被无损接入内部鉴频鉴相器（PFD）的第一输入端，与分频器反馈回的时钟进行相位比较；
• 鉴频鉴相器输出的超前/滞后脉冲驱动电荷泵对片内低通滤波器电容进行充放电，生成的调谐电压 $V_{charge}$ 直接接管压控振荡器的控制节点，迫使转换器开关频率与外部系统主时钟实现飞秒级的低抖动严格同相锁定。

双积分电容交替充放电压控振荡器 (VCO) 内部电路 (Fig. 3.20)
图 12：高线性度锯齿波压控振荡器电路原理图（展示由双电容 $C_1, C_2$ 与模拟多路选通开关交替充放电产生的无死区锯齿波机制）

4.3 四级短路与过流频率折返保护电路 (4-Stage Frequency Foldback Protection)

在高压大负载降压转换器中，由于高边管开通与关断具有固有的前沿消隐（Leading-Edge Blanking, LEB）与比较器延时，系统存在固定的最小导通时间（$T_{ON,min} \approx 60\,\text{ns} \sim 100\,\text{ns}$）。当输出端突发金属性硬短路时（$V_{OUT} \to 0\,\text{V}$），电感电流在开关管导通时以极陡斜率 $S_n = V_{IN} / L$ 飞速上升；而在关断期间，去磁电压仅有肖特基二极管正向压降（$V_F \approx 0.5\,\text{V}$），下降斜率 $S_f = V_F / L$ 极其缓慢。若维持正常开关频率，电感电流在每个周期充入的能量远大于释放的能量，几百个周期内就会形成电流暴走。

四级自适应过流与短路频率折返控制电路原理图 (Fig. 3.22)
图 13：四级频率折返数字分频电路结构（展示以 $V_{FB}$ 电平阶梯 $600\text{mV}/400\text{mV}/200\text{mV}$ 依次触发的 $1/1, 1/2, 1/4, 1/8$ 分频链）

本文创新设计了如图 13 所示的四级频率折返保护电路：

1. 多阈值阶梯电平监测：
   • 实时采集反馈节点 $V_{FB}$ 电压，分别送入三组带有施密特迟滞特性的电压比较器，参考阈值分别精确设定为 $600\,\text{mV}$、$400\,\text{mV}$ 与 $200\,\text{mV}$（标称稳态为 $800\,\text{mV}$）；
2. 数字异步分频逻辑逐级展开：
   • 稳态正常期（$V_{FB} > 600\,\text{mV}$）：所有比较器输出为高，分频器旁路使能，$f_{SW}$ 保持 $1/1$ 标称设定频率；
   • 轻度过载期（$400\,\text{mV} < V_{FB} < 600\,\text{mV}$）：第一级 D 触发器使能，将振荡器输出进行二分频，开关频率降为 $1/2 f_{SW}$；
   • 中度过载期（$200\,\text{mV} < V_{FB} < 400\,\text{mV}$）：第二级 D 触发器级联使能，开关频率降为 $1/4 f_{SW}$；
   • 重度短路期（$V_{FB} < 200\,\text{mV}$）：第三级 D 触发器全开，开关频率骤降为 $1/8 f_{SW}$（即降为标称频率的八分之一！）。
3. 物理保护效果： 开关周期的极限展宽（由 $T_{SW} \to 8 \cdot T_{SW}$）使关断续流时间拉长了整整数倍，为电感电流的彻底释放争取到了充沛的时间，彻底斩断了电感伏秒不平衡引起的正反馈累积效应，使短路工况下的电感电流被牢牢钳位在安全极限 $7.5\,\text{A}$ 以下！

4.4 深 N 阱衬底漏电流主动消除的高温垂直 NPN 带隙基准源 (Bandgap Reference)

带有深 N 阱衬底漏电补偿的垂直 NPN 带隙基准源 (Fig. 3.23)	垂直 NPN 截面物理结构与 N=7 漏电抵消阵列 (Fig. 3.24)
图 14：具有有源启动与漏电对消的高精度带隙基准源原理图（展示由 $PM_1 \sim PM_7$ 与双极型晶体管阵列构成的核心拓扑）	图 15：深 N 阱垂直 NPN 器件截面示意图与补偿阵列（左：深 N 阱反偏寄生二极管向 P-sub 注流模型；右：复用基准三极管信息的高精度迟滞过温保护电路）

在 0.18-µm BCD 高压工艺中，为了隔离高压器件与地电位噪声，低压模拟电路普遍制作在深 N 阱（Deep N-Well, DNW）内部。然而，深 N 阱与 P 型低阻外延衬底之间天然构成了大面积的反向偏置 PN 结：

• 当集电极电位处于正电压时，结温超过 $100^\circ\text{C}$ 后，反偏二极管的微安级反向扩散漏电流 $I_{diff,sub}$ 将呈指数级急剧上升；
• 在传统的 Brokaw 或比例电流带隙基准中，由于核心三极管 $Q_1$ 与 $Q_2$ 的发射极面积比设计为 $N = 8 : 1$，两只三极管各自深 N 阱注入衬底的漏电绝对值失配高达 8 倍，直接破坏了 $\Delta V_{BE}$ 的绝对温度比例（PTAT）特性，造成高温下基准电压严重弯曲下坠。

1. 结构级有源漏电流抵消拓扑 (Fig. 3.24b)

作者通过深入的半导体器件物理分析，提出了由 $N-1 = 7$ 只与 $Q_2$ 尺寸完全相同的基准三极管单元 $Q_3$ 构成的寄生漏电补偿网络（见图 15 左侧）：

• 将 $Q_3$ 并联跨接在偏置节点，处于零偏反向工作状态，精确复刻与 $Q_2$ 完全一致的单倍深 N 阱漏电流 $I_{diff,sub}$；
• 使得两路对称支路的深 N 阱寄生漏电流总和被数学级严格平衡（见论文式 3-16）：
  $$\Delta V_{BE} = V_T \ln\left[ \frac{(I_{Q1} + 8 I_{diff,sub}) - 7 I_{diff,sub}}{I_{Q2} + I_{diff,sub}} \right] = V_T \ln(N) = V_T \ln(8)$$
• 从而在晶体管物理层面彻底根除了高温漏电漂移，在 $-40^\circ\text{C} \sim 150^\circ\text{C}$ 全温区内实现了卓越的温度系数（TC）。

4.5 宽温区迟滞过温保护、精密 UVLO 使能与多电压域供电网络

带有精密迟滞与反向钳位的可调欠压锁存使能电路 (Fig. 3.26)	单位增益缓冲与阶梯偏置切换的软启动电路 (Fig. 3.27)
图 16：带有可编程迟滞与反向二极管钳位的 UVLO 使能电路图（通过外部电阻分压结合内部 $3.6\mu\text{A}$ 注流精确设定开机/关机阈值）	图 17：高压降压转换器平滑软启动电路图（展示由电流源 $I_1$ 对电容充电、单位增益缓冲器跟踪及 $0.8\text{V}$ 比较器切换组成的防过冲机制）

基于齐纳二极管钳位与电荷泵的多电压域内部供电网络 (Fig. 3.28)
图 18：多电压域产生电路拓扑图（通过齐纳二极管 $DZ_1, DZ_2$ 降压结合交叉耦合电荷泵升压，产生稳定的低压供电轨 $V_{DD1}$ 与 $V_{DDL}$）

1. 复用带隙 BJT 的高灵敏度迟滞过温保护（OTP, Fig. 15 右侧）：
   • 巧妙复用带隙基准内部核心三极管的负温度系数基极电压差，避免了单独设计温敏三极管带来的额外硅片开销；
   • 内部利用施密特阈值网络构建了精密迟滞窗口：当结温攀升至 $155^\circ\text{C}$ 时强制切断所有功率管驱动，直至结温冷却回落至 $144^\circ\text{C}$ 时自适应复位重启，有效防止了温度临界点附近的热颤振振荡。
2. 精密迟滞与防击穿钳位的可调输入 UVLO 使能电路（EN/UVLO, Fig. 16）：
   • 采用外部电阻 $R_{UVLO1} = 442\,\text{k}\Omega$ 与 $R_{UVLO2} = 90.9\,\text{k}\Omega$ 串联分压检测输入电压 $V_{IN}$；
   • 当分压节点达到内部比较器基准 $1.20\,\text{V}$ 时，内部精密电流源将 $3.6\,\mu\text{A}$ 的迟滞偏置电流注入下端电阻，瞬间抬升节点电位锁定开启；
   • 设定启动电压为 $V_{START} = 6.5\,\text{V}$，关断电压为 $V_{STOP} = 5.0\,\text{V}$，迟滞区间高达 $1.5\,\text{V}$；
   • 端口并联反向齐纳保护二极管，将 EN 引脚极限电压牢固钳制在 $5.8\,\text{V}$ 以内，防止 $60\,\text{V}$ 高压意外倒灌击穿低压栅氧。
3. 防过冲软启动单元（Soft-Start, Fig. 17）：
   • 启动期间利用微安级内部恒流源给电容缓慢线性充电，经轨到轨单位增益缓冲器输出平滑爬升的跟踪电压 $V_{SS}$ 代替基准信号；
   • 当 $V_{SS}$ 上升至 $0.8\,\text{V}$ 时，数字逻辑置位 $SSDN = 1$ 并将 $V_{SS}$ 切换锁定至内部电源，平稳移交闭环控制权，彻底杜绝了电路上电瞬间的电感冲激电流与输出超调振铃。
4. 齐纳钳位与交叉耦合电荷泵多电压域发生网络（Fig. 18）：
   • 利用两组雪崩齐纳二极管 $DZ_1, DZ_2$ 配合高耐压耗尽型/增强型 LDMOS 功率降压管，将 $7\text{V} \sim 60\text{V}$ 的恶劣输入首先粗稳压至第一级低压域 $V_{DD1} \approx 4.3\,\text{V}$；
   • 再通过栅极交叉耦合电荷泵（Cross-Coupled Charge Pump）升压补偿器件阈值损失，生成刚性稳定的 $V_{DDL} \approx 5.0\,\text{V}$ 内部低压逻辑与驱动电源轨，保证了芯片全工况下的内部逻辑安全。

5. 芯片版图与 Cadence Virtuoso 仿真验证 (Layout & Simulation Results)

5.1 0.18µm BCD 工艺版图物理实现 (Die Floorplan)

0.18-µm BCD 全集成高压 Buck 转换器完整芯片版图 (Fig. 4.1)
图 19：降压转换器芯片版图布局实物图（外形尺寸 $2.46\,\text{mm} \times 1.69\,\text{mm}$，总面积 $4.16\,\text{mm}^2$；展示功率管阵列、BOOT-SW 浮动域、模拟核心与敏感逻辑的严密物理分区）

如图 19 所示，芯片在 Cadence Virtuoso 平台下完成了物理版图绘制：

• 物理尺寸：芯片长宽为 $2.46\,\text{mm} \times 1.69\,\text{mm}$，总硅片面积为 $4.16\,\text{mm}^2$；
• 功率管布局与热电隔离（右侧大面积区域）：流过高达 $4\,\text{A} \sim 5\,\text{A}$ 脉冲大电流的高边与低边 LDMOS 功率开关集中排布在芯片最右侧，紧密挨近 $VIN$ 与 $VSW$ 键合引线 PAD，走线采用顶层超厚铝铜金属层，极大削减了大电流走线带来的寄生欧姆电阻（IR-Drop）与寄生电感；
• 模拟敏感核心与时钟隔离（左侧区域）：高阻抗误差放大器、带隙基准及比较器被统一布置在远离功率管的最左侧，并在其外围加设了深 N 阱接地保护环（Guard Rings）；
• 可编程时钟与数字模块：可编程频率振荡器与锁相环电路集中于中间独立分区，避免了数兆赫兹的高频开关时钟噪声串扰至高精度基准参考域。

5.2 稳态波形分析 (PWM 连续导通与 PSM 脉冲跳步超低纹波)

重载 PWM 模式稳态仿真波形 (@ VIN=24V, ILOAD=3A, Fig. 4.5)	轻载 PSM 模式稳态跳脉冲波形 (@ VIN=24V, ILOAD=10mA, Fig. 4.7)
图 20：重载 PWM 模式稳态波形（$V_{IN}=24\,\text{V}, I_{LOAD}=3\,\text{A}$，电感电流纹波峰峰值 $1.35\,\text{A}$，输出稳压 $5.0\,\text{V}$，纹波远低于 $0.5\%$）	图 21：轻载 PSM 跳脉冲模式稳态波形（$V_{IN}=24\,\text{V}, I_{LOAD}=10\,\text{mA}$，功率管间歇跳步开启，电感电流降至零，输出电压稳态波动仅 $20\,\text{mV}$）

1. 重载 PWM 模式稳态特性（Fig. 20）：
   • 在输入电压 $V_{IN} = 24\,\text{V}$、负载电流 $I_{LOAD} = 3.0\,\text{A}$ 条件下，系统运行于定频 PWM 连续导通模式（CCM）；
   • 开关节点 $V_{SW}$ 矩形波切换干净利落，无任何异常高频振铃；电感电流纹波峰峰值 $\Delta I_L = 1.35\,\text{A}$（对应电流纹波率 $K_{IND} \approx 0.3$）；
   • 输出电压稳定在 $5.00\,\text{V}$，输出交流纹波幅值仅为 $20\,\text{mV}$，纹波率仅为 $0.4\%$，表现出优异的高保真电源品质。
2. 轻载 PSM 模式稳态特性（Fig. 21）：
   • 当负载下降至 $I_{LOAD} = 10\,\text{mA}$ 时，系统自动平滑切入跳脉冲模式（PSM）；
   • 功率管受控进行间歇脉冲释放，脉冲过后电感电流自然归零，输出电容承担间歇期电流供电；
   • 由于误差放大器被刚性钳制在 $600\,\text{mV}$，单次能量注入受到精确控制，轻载纹波未出现类似 Burst Mode 的大幅发散，依然稳定维持在 $20\,\text{mV}$ 左右。

5.3 负载动态瞬态响应仿真 (Load Transient Response)

跨模式突变瞬态波形 (1mA PSM ↔ 2.5A/3A PWM, Fig. 4.10)	重载大动态阶跃瞬态波形 (1.25A PWM ↔ 3.75A PWM, Fig. 4.11)
图 22：转换器在轻载 PSM 模式与重载 PWM 模式跨模式突变时的电感电流与输出电压瞬态响应波形	图 23：重载 PWM 模式下负载电流在 $1.25\,\text{A} \leftrightarrow 3.75\,\text{A}$ 之间大动态跳变时的瞬态波形

1. 跨模式大动态突变（PSM $\leftrightarrow$ PWM, Fig. 22）：
   • 加载跃变（$1\,\text{mA} \to 2.5\,\text{A}$）：瞬时下冲电压仅为 $193\,\text{mV}$（相对稳态偏差不足 $3.86\%$），系统在 $232\,\mu\text{s}$ 内彻底恢复稳态；
   • 卸载跃变（$3.0\,\text{A} \to 1\,\text{mA}$）：瞬时过冲电压仅为 $187\,\text{mV}$，恢复时间为 $229\,\mu\text{s}$；
   • 证明双模式切换逻辑具有超群的阻尼衰减特性，模式跨越无任何失控冲激。
2. 重载高速大阶跃响应（$1.25\,\text{A} \leftrightarrow 3.75\,\text{A}$, Fig. 23）：
   • 在同为 PWM 模式的 $\Delta I_{LOAD} = 2.5\,\text{A}$ 剧烈阶跃下，加载瞬态欠冲仅为 $161\,\text{mV}$（恢复时间 $203\,\mu\text{s}$），卸载过冲仅为 $159\,\text{mV}$（恢复时间 $201\,\mu\text{s}$）；
   • 全程动态电压波动死死限制在标称值的 $4\%$ 容差带以内。

5.4 过流短路频率折返与低压差自举刷新实测仿真

输出对地短路下的四级频率折返保护响应波形 (Fig. 4.12)	低压差模式下 99% 近满占空比与自举电容刷新波形 (Fig. 4.13)
图 24：输出端突发金属性硬短路瞬态仿真（展示输出在 $113\,\mu\text{s}$ 内跌落至 $0\text{V}$，开关频率自动降为 $1/8$，电感电流峰值被限制在 $7.5\,\text{A}$ 以下）	图 25：$V_{IN}=7\,\text{V}, V_{OUT}=6.2\,\text{V}$ 超低压差工况仿真（展示高边管长达 $80\,\mu\text{s}$ 连续导通后，自举欠压强制开通低边管补电的时序验证）

1. 输出硬短路自适应折返考核（Fig. 24）：
   • 在 $5.5\,\text{ms}$ 时刻施加输出对地金属性短路，输出电压在 $113\,\mu\text{s}$ 内骤降为 $0\,\text{V}$；
   • 频率折返电路立即捕获 $V_{FB}$ 跌落信号，分频器全开将时钟频率削减为 $1/8$；
   • 开关节点 $V_{SW}$ 脉冲周期被大幅展宽，电感电流获得了充足的放电时间，稳态短路峰值电流被牢固压制在 $7.5\,\text{A}$，芯片脱离热过载毁灭险境。
2. 99% 近满占空比低压差自适应补电验证（Fig. 25）：
   • 设定极限工况：$V_{IN} = 7.0\,\text{V}, V_{OUT} = 6.2\,\text{V}$（占空比高达 $88.6\% \sim 99\%$）；
   • 在长达近 $80\,\mu\text{s}$ 的时间段内，高边管以近乎直流导通的方式持续输出；
   • 随着 $C_{BOOT}$ 能量消耗，自举电压差逼近 $2.20\,\text{V}$，系统精准捕获欠压事件，强行插入连续 3 个低边续流周期对 $C_{BOOT}$ 充满电，随后无缝返回高占空比输出，验证了该方案在宽压差边缘运行下的极高健壮性。

5.5 宽输入全负载转换效率特性曲线

降压转换器全负载与宽输入转换效率特性曲线对比 (Fig. 4.14)
图 26：转换器在不同输入电压（$7\,\text{V}, 12\,\text{V}, 24\,\text{V}, 36\,\text{V}, 48\,\text{V}, 60\,\text{V}$）下，负载电流从 $1\,\text{mA}$ 到 $5\,\text{A}$ 宽范围内的实测转换效率特性族

如图 26 所示，对转换器在六组典型输入电压下的转换效率进行了全面扫频仿真：

• 峰值效率高地：在输入电压 $V_{IN} = 7.0\,\text{V}$、负载电流 $I_{LOAD} = 0.6\,\text{A}$ 时，转换器斩获了高达 $95.2\%$ 的峰值转换效率；
• 全载高效保持力：在 $0.4\,\text{A}$ 至 $4.0\,\text{A}$ 的主力中重载区间内，各输入电压下的转换效率普遍维持在 $80\% \sim 95\%$ 之间；
• 轻载损耗压制：在 $1\,\text{mA} \sim 100\,\text{mA}$ 的极轻载区间，得益于 PSM 模式对开关动作的智能跳步削减，效率曲线远高于同类定频 PWM 转换器，展现出极强的轻载能量保持性能。

5.6 与业界已发表成果横向对比 (Benchmark Table 4.1 深度剖析)

论文 Table 4.1 原文提取：芯片性能总结与业界先进水平横向对比
图 27：论文第四章 Table 4.1：本设计降压转换器芯片性能指标与业界顶会及代表性量产方案对比原表

根据论文 Table 4.1 提取的数据，重构芯片综合性能对比表格如下：

综合品质因数定义 论文采用国际公认标准化评价公式：

$$\text{FoM} = \left(\frac{I_Q}{I_{LOAD}}\right) \times \left(\frac{V_{RIPPLE}}{V_{OUT}}\right) \cdot C_{OUT}$$

该指标将芯片静态功耗、全载供电能力、输出电压稳态纹波及所需外部滤波电容综合归一化，数值越小代表芯片控制架构对纹波与功耗的控制力越极致。

【横向对比综合评价】：

1. 耐压范围全面领跑：在所有对比文献与工业级产品中，本文方案实现了最宽的输入电压覆盖（$7\,\text{V} \sim 60\,\text{V}$），最大耐压高达 $60\,\text{V}$，远超传统文献中 $21\,\text{V} \sim 36\,\text{V}$ 的电压水准；
2. 转换效率与纹波双优：峰值转换效率高达 $95.2\%$，显著高于同类学术论文 [28][31][40]（$89\% \sim 91\%$），且稳态电压纹波仅为 $0.4\%$，较常规转换器优化了 $40\% \sim 60\%$；
3. 近满占空比低压差核心竞争力：对比文献 [28]、[31]、[40] 均无法支持超低压差运行（占空比受限），而本文成功实现了 $99\%$ 占空比低压差操作，与德州仪器（TI）商用量产级标杆芯片 LMR14030-Q1 并驾齐驱，且具备更宽的输入上限（60V vs 40V）与更高的峰值通流能力（5A vs 3.5A）。

6. Cadence Virtuoso 仿真与流片工程借鉴 (IC Design & Virtuoso Guidance)

对于在主流高压 BCD 工艺（如 TSMC 0.18µm BCD、华虹宏力 0.18µm BCD、中芯国际 0.18µm BCD 或 GlobalFoundries 0.13µm BCD）中从事宽输入高压 Buck 转换器研发的模拟芯片设计师，本工作提供了极具工程指导意义的实践参考：

6.1 功率级 LDMOS 版图布局、地弹抑制与开尔文检测 (Kelvin Sensing)

• 大电流功率管直连原则：如版图图 19 所示，高边与低边 LDMOS 必须整块集中布置在芯片靠边靠角位置，直接与 $VIN$、$VSW$ 键合垫并行密集搭接，走线禁止在内部逻辑上空穿行；
• 功率地与模拟地的绝对物理切分：
  • 功率开关管流过高达 $5\,\text{A}$ 的快速阶跃电流（$di/dt > 1\,\text{A/ns}$），键合引线寄生电感（通常约 $1\,\text{nH/mm}$）会在地线上激发高达数伏特的剧烈地弹（Ground Bounce）；
  • 必须严格设立独立的功率地（PGND）与干净模拟地（AGND），两者仅在芯片主接地点或片外 PCB 电容星型连接点处通过单点短接；
  • 误差放大器地、带隙基准地与电流检测地必须接入 AGND，严禁与 PGND 走线发生任何金属共享。
• 高精度开尔文采样走线：
  • 反馈引脚 FB 的分压电阻下端接地走线必须采用差分走线形式直接引回输出滤波电容两端（Kelvin Sense 连接），避免负载大电流在系统地平面上的压降被误当作输出误差电压。

6.2 浮动驱动域 (BOOT-SW) 的深 N 阱隔离与防衬底注流保护环

• 自举浮动井双重保护设计：
  • 浮动驱动电路与低压差监测电路中的 $LDMP_1$ 必须放置在以 $V_{SW}$ 为局部浮动地的独立 Deep N-Well 隔离阱中；
  • 在开关节点从 $60\,\text{V}$ 极速下冲至地电平以下（死区时间内 $V_{SW} \approx -0.7\,\text{V} \sim -1.2\,\text{V}$）时，浮动 P-well 与 P-substrate 之间存在显著正偏导通风险，极易诱发可控硅自锁（Latch-up）烧毁芯片；
  • 版图工程准则：在浮动隔离阱周围必须环绕多重紧密的保护环（Guard Rings）——内层为连接 $V_{SW}$ 的低阻 P+ 扩散环，外层为连接高压电源的 N+ 阻隔环，最外侧布置全芯片接地的低阻外延衬底吸收环，确保寄生空穴注流在几微米内被全部捕获。

6.3 误差放大器钳位与续流支路的 PVT Corner 仿真验证准则

• 刚性钳位电平的 Corner 稳态扫描：
  • 在 Virtuoso ADE 中必须建立覆盖全工艺角（TT, SS, FF, SNFP, FNSP）与全温区（$-40^\circ\text{C}, 27^\circ\text{C}, 125^\circ\text{C}, 150^\circ\text{C}$）的蒙特卡洛统计仿真；
  • 重点监控公式 (3-10) 中 $V_{E,min}$ 的离散范围，确保在最恶劣的 SS corner（慢 NMOS/慢 PMOS）与高温下，$V_{E,min}$ 依然能够严格锁定在 $550\,\text{mV} \sim 650\,\text{mV}$ 窗口，避免误触发长时 PSM 脉冲跳步造成输出掉电；
• 续流晶体管 SOA 校验：
  • 续流晶体管 $M_{NN1}, M_{NN2}$ 在主运放关断期间承受全额偏置电流，应通过 ADE Transient 仿真监测其管子 $V_{DS}$ 与电流密度，确保在长时过载钳位时不会由于局部热积累发生寿命退化。

6.4 频率折返与低压差自举刷新的大信号时序断点仿真策略

• 极端大信号瞬态设置：
  • 在 Spectre 仿真器中进行短路频率折返仿真时，不能使用过于激进的 conservative 默认步长；
  • 在输出短路瞬间（如 $V_{OUT}$ 强制下拉至 $0\,\text{V}$），需开启 maxstep = 1ns 甚至百皮秒级自适应步长，重点观察数字移位寄存器时钟反相器在 $V_{FB}$ 跌破 $200\,\text{mV}$ 时分频动作是否发生毛刺或亚稳态；
• 低压差长周期仿真收敛加速：
  • 仿真 $99\%$ 占空比低压差自举电容放电时，由于电容容量（$0.1\,\mu\text{F}$）与毫安级漏电相比时间常数长达数毫秒，建议在 Virtuoso 原理图中临时设立辅助放电开关或将自举电容等比例缩减至 $1\,\text{nF}$ 进行功能性行为级断点验证，再进行全尺寸长周期验证以大幅节省计算开销。

7. 关联文献与学术源流 (Academic References & Context)

本篇学术工作在 DC-DC 降压变换器控制拓扑、低压差运行机制与频率控制演进脉络中的关键学术上下文梳理如下：

1. [PRIME-2023] Tettamanti et al. (车载峰值电流模降压对比文献)
   • M. Tettamanti, A. Pidutti, P. D. Croce, et al., "An Asynchronous Constant TOFF, 10 A, Buck Converter with Peak Current Mode Control for Automotive Applications," in Proc. IEEE PRIME, 2023, pp. 49–52.
   • 学术关联：采用固定关断时间峰值电流模针对车载 10A 大电流应用，效率达 89.2%，但不支持低压差运行。本文与之对比展现了更宽输入电压（60V vs 27V）与更高效率（95.2%）。
2. [IET-PE-2017] Wang et al. (高降压比大功率 Buck 文献)
   • L. Wang, M. Zhao, X. Wu, et al., "Fully Integrated High-efficiency High Step-Down Ratio DC–DC Buck Converter With Predictive Over-current Protection Scheme," IET Power Electron., vol. 10, no. 14, pp. 1959–1965, 2017.
   • 学术关联：系统探索了高降压比工况下的预测型过流保护机制。本文的四级频率折返方案在此基础上进一步化解了高压短路下的电感电流去磁伏秒不平衡危机。
3. [IEEE-TPEL-2013] Chen et al. (MLCC 陶瓷电容降压转换器稳定性文献)
   • W.-C. Chen, C.-S. Wang, Y.-P. Su, et al., "Reduction of Equivalent Series Inductor Effect in Delay-Ripple Reshaped Constant On-Time Control for Buck Converter with Multilayer Ceramic Capacitors," IEEE Trans. Power Electron., vol. 28, no. 5, pp. 2366–2376, May 2013.
   • 学术关联：奠定了全陶瓷电容（MLCC）应用下低 ESR 纹波重构与环路补偿的经典理论，本文采用的三电容并联与 Type-II/III 极零点补偿网络深刻传承了该学术思想。
4. [IEEE-TCAS-I-2020] Zeng et al. (物联网低静态功耗双模式降压文献)
   • W.-L. Zeng, Y. Ren, C. Lam, et al., "A 470-nA Quiescent Current and 92.7%/94.7% Efficiency DCT/PWM Control Buck Converter With Seamless Mode Selection for IoT Application," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 67, no. 11, pp. 4085–4098, Nov. 2020.
   • 学术关联：提出了面向物联网超低静态功耗的无缝双模式选择机制，本文的误差放大器刚性钳位 PSM 切换思路与之形成理论呼应。
5. [PESC-1979] Hsu et al. (峰值电流模经典理论奠基之作)
   • S.-P. Hsu, A. Brown, L. Rensink, and R. D. Middlebrook, "Modeling and analysis of switching DC-to-DC converters in constant frequency current programmed mode," in Proc. IEEE PESC, 1979, pp. 284–301.
   • 学术关联：电流模控制次谐波振荡与斜坡补偿分析的理论源头，为本文第二章中闭环稳定性与环路穿越频率的设计提供了根本数学基石。